(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2000-285094 (P2000-285094A)

(43)公開日 平成12年10月13日(2000.10.13)

(51) Int.Cl.'		識別記号	FΙ	FI		テーマコード(参考)	
G06F	15/78	5 1 0	G06F	15/78	510C	5B018	
	12/00	564		12/00	564A	5 B O 6 O	
	12/16	3 1 0		12/16	310H	5B062	

安本論党 去論党 論党項の数 2 ○ 1. (全 6 頁)


	·	審査請求 未請求 請求項の数2 OL (全 6 月
(21)出顧番号	特顯平11-91095	(71)出願人 000001258 川崎製鉄株式会社
(22)出顧日	平成11年3月31日(1999.3.31)	兵庫県神戸市中央区北本町通1丁目1番 号
		(72)発明者 小林 賢 東京都千代田区内幸町2丁目2番3号 綺製鉄株式会社東京本社内
		(74)代理人 100080159 弁理士 渡辺 望稔 (外1名)
		F 夕一ム(参考) 5B018 GA01 GA03 HA01 HA33 NA06 PA03 QA13 RA11 5B060 CC02 5B062 AA10 CC01 DD10 EED9 CG05

(54)【発明の名称】 EEPROM内蔵マイクロコンピュータ

(57) 【要約】

【課題】EEPROM書き換えプログラムを必要とせず、ハードウエアのみでEEPROMの書き換えを可能とする。

【解決手段】外部からの指示で、EEPROM書き換えか否かのモードを切り換えるモード切換回路と、EEPROMのモードを切り換えるモード切換回路と、EEPROMのコントロール信号およびCPUのウエイト信号を発生するパルス発生回路と、CPUに対して擬似命令を発生する擬似命令発生回路とを備え、CPUが前記擬似命令によりプログラムカウンタをインクリメントさせながら外部のROMからデータを読み込み、前記コントロール信号により別のである。前記コントロール信号によりプログラムカウンタのインクリメントをウエイトさせるようにして前記EEPROMの書き換えを行うEEPROM内蔵マイクロコンピュータを提供することにより前記課題を解決した。



1

【特許請求の範囲】

【請求項1】マイクロコンピュータに内蔵されたEEP ROMに書き込むべきデータを保持する、マイクロコン ピュータの外部のROMから、データを読み込んで前記 EEPROMの書き換えを行うEEPROM内蔵マイク ロコンピュータであって、

外部からの指示で、前記EEPROM書き換えか否かの モードを切り換えるモード切換回路と、

前記モード切換回路からEEPROM書き換えモードを示す信号を受け、前記EEPROMのコントロール信号およびCPUのウエイト信号を発生するパルス発生回路と、

前記モード切換回路からEEPROM書き換えモードを 示す信号を受け、CPUに対して、擬似命令を発生する 擬似命令発生回路と、

を備え、CPUが前記擬似命令によりプログラムカウンタをインクリメントさせながら前記外部のROMからデータを読み込み、該読み込んだデータを、前記コントロール信号により制御しながら前記EEPROMに書き込む間、前記ウエイト信号によりプログラムカウンタのインクリメントをウエイトさせるようにして前記EEPROMの書き換えを行うようにしたことを特徴とするEEPROM内蔵マイクロコンピュータ。

【請求項2】請求項1において、さらに、前記モード切換回路は、切り換えモードとして、前記EEPROM書き換えか否かのモードの他に、書き換え後の前記EEPROMの確認を行うモードを有するとともに、

前記EEPROMに書き込まれたデータと、前記外部の ROMから読み込まれたデータとを比較するデータ比較 器を有し、

前記EEPROM書き換えの確認を行うことを特徴とするEEPROM内蔵マイクロコンピュータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、EEPROM内蔵マイクロコンピュータに係り、特に内蔵されたEEPROMの書き換え技術に関する。

[0002]

【従来の技術】EEPROM (electrically erasable PROM) は、電気的に記憶情報の消去・再書き込みが 40 可能な不揮発性メモリであり、システムに組み込んだまま外部パネルや遠隔操作で情報の変更が可能であるなどの特徴を生かして、広い分野に使用されている。例えば、マイクロプロセッサの他、メモリやインタフェース回路まで同一チップに集積したいわゆる1チップマイクロコンピュータが開発されているが、これのメモリとしてEEPROMも用いられるようになっている。従来、これらのEEPROMを組み込んだマイクロコンピュータシステムにおいて、その内蔵されたEEPROMの書き換えは、そのマイクロコンピュータシステムの内部に 50

1

ある他のRAMやROMを利用して行われていた。

【0003】すなわち、EEPROMの書き換えを行うためのプログラムを入れたROMを、製造時にマイクロコンピュータシステムに組み込んでおく。また、EEPROMに書き込むべきデータを保持しているROM(いわゆる「種ROM」と呼ばれるもの)を該システムの外に用意しておく。そして、EEPROM書き換え時には、該システムに内蔵されたROMに予め入れておいたプログラムを実行して、該システム外のROM(種ROM)からデータを読み込み、一旦、システム内のRAMに書き込み、このRAMに書き込んだデータをEEPROMに書き込むことによって、EEPROMの書き換えを行っていた。

[0004]

【発明が解決しようとする課題】しかしながら、従来のようにEEPROMの書き換えを、システムに内蔵されたROMやRAMを用いて行う場合には、ROM書き込みデータはマイクロコンピュータ製造時に決定されるため、該ROMに書き込まれたEEPROM書き換えプログラムに不具合があった場合には、マイクロコンピュータを再製造しなければならず、多くの日数が必要とされるという問題があった。

【0005】本発明は、前記従来の問題に鑑みてなされたものであり、EEPROM書き換えプログラムを必要とせず、ハードウエアのみでEEPROMの書き換えを可能としたEEPROM内蔵マイクロコンピュータを提供することを課題とする。

[0006]

【課題を解決するための手段】前記課題を解決するため に、本発明は、マイクロコンピュータに内蔵されたEE PROMに書き込むべきデータを保持する、マイクロコ ンピュータの外部のROMから、データを読み込んで前 記EEPROMの書き換えを行うEEPROM内蔵マイ クロコンピュータであって、外部からの指示で、前記E EPROM書き換えか否かのモードを切り換えるモード 切換回路と、前記モード切換回路からEEPROM書き 換えモードを示す信号を受け、前記EEPROMのコン トロール信号およびCPUのウエイト信号を発生するパ ルス発生回路と、前記モード切換回路からEEPROM 書き換えモードを示す信号を受け、CPUに対して、擬 似命令を発生する擬似命令発生回路と、を備え、CPU が前記擬似命令によりプログラムカウンタをインクリメ ントさせながら前記外部のROMからデータを読み込 み、該読み込んだデータを、前記コントロール信号によ り制御しながら前記EEPROMに書き込む間、前記ウ エイト信号によりプログラムカウンタのインクリメント をウエイトさせるようにして前記EEPROMの書き換 えを行うようにしたことを特徴とするEEPROM内蔵 マイクロコンピュータを提供する。

⁵⁰ 【0007】また本発明は、さらに、前記モード切換回

3

路は、切り換えモードとして、前記EEPROM售き換えか否かのモードの他に、書き換え後の前記EEPROMの確認を行うモードを有するとともに、前記EEPROMに書き込まれたデータと、前記外部のROMから読み込まれたデータとを比較するデータ比較器を有し、前記EEPROM書き換えの確認を行うことを特徴とするEEPROM内蔵マイクロコンピュータを提供する。

【0008】 【発明の宝施の形能】以下、本:

【発明の実施の形態】以下、本発明に係るEEPROM 内蔵マイクロコンピュータについて、添付の図面に示される好適実施形態を基に、詳細に説明する。

【0009】図1は、本発明の第一実施形態に係る、EEPROM内蔵マイクロコンピュータの、特に、EEPROM内蔵マイクロコンピュータの、特に、EEPROMの書き換えに係る部分の概略構成の一例を示す回路図である。図1において、EEPROM内蔵マイクロコンピュータ10は、CPU20、EEPROM30、およびEEPROM30の書き換えのための回路として、モード切換回路40、パルス発生器50および擬似命令発生回路60を有している。また、マイクロコンピュータ10の外部のROM80には、EEPROM30に書き込むべきデータが入っている。

【0010】モード切換回路40の一例の概略を図2に示す。図2に示すように、モード切換回路40は、2つのラッチ42、44と2つのANDゲート46、48によって構成される。システムリセット信号RESETが、ラッチ42、44のイネーブルGに接続し、モード切り換え時には、外部入力信号A、Bにより、各モード切り換え時には、外部入力信号A、Bとモードの関係を図3に示す。図3に示すように、A=0、B=1のとき、EEPROM30の内容を一括して消去する消去モード(ERASEモード)であり、A=1、B=0のとき、EEPROM30の書き換えを行うPROGRAMモードである。また、これ以外の、A=B=1及びA=B=0の場合は、通常モードである。

【0011】パルス発生器50の一例の概略を図4に示す。図4に示すように、パルス発生器50は、カウンタ52は、モード切換回路40にて発生される。カウンタ52は、モード切換回路40にて発生されるERASE、PROGRAM信号をイネーブルとし、これらいずれかのモードのときアクティブとなり、内ウンタ値がインクリメントされる。デコーダ54は、このカウンタ値を必要なファイルサーバにデコードし、SRカウンタ値を必要なファイルサーバにデコードし、SRAMモードのときに、必要なパルス幅の、EEPROMのコントロール信号CONTROLおよびCPU20のウエイト信号WAITを発生する。コントロール信号CONTROLはEEPROM30へ、ウエイト信号WAITはCPU20へ、それぞれ送られる。

【0012】擬似命令発生回路60の一例の概略を図5

4

に示す。図5に示すように、擬似命令発生回路60は、第一段のマルチプレクサ62、第二段のマルチプレクサ64、アドレスデコーダ66およびANDゲート68から構成される。擬似命令発生回路60は、PROGRAMモード時には、CPU20のプログラムカウンタをインクリメントさせるために、出力信号DoutとしてNOP命令をCPU20へ出力する。また、PROGRAM終了時には、出力信号DoutとしてHALT命令を出力し、EEPROM30への書き換えを終了する。

【0013】図6に、擬似命令発生回路60の動作仕様を示す。図6に示すように、PROGRAMモード時、アドレスデコーダ66に入力されるEEPROMアドレスが最終アドレスでない場合には、第一段のマルチプレクサ62を通過したNOP命令が、第二段のマルチプレクサ64から出力信号Doutとして出力される。また、PROGRAMモード時にEEPROMアドレスが最終アドレスになった場合には、第二段のマルチプレクサ64でHALT命令が選択され、出力信号Doutとして出力される。

【0014】以下、図7のタイミングチャートを用い て、本実施形態の作用を説明する。EEPROM30の 書き換えをする場合には、まずERASEモードにより EEPROM30の中身を消去して、その後EEPRO M30にデータを書き込んで行く。図7は、ERASE 後、EEPROM30にデータを書き込む場合を示して いる。RESETがオンになると、PROGRAM信号 がHigh になっている場合に、擬似命令発生回路60か ら、CPUDATAとしてNOP命令が出力される。C PU20では、NOP命令によりプログラムカウンタを インクリメントする。また、CPU20は、これによ り、リード信号RDを外部ROM80へ出力し、外部R OM80から、データを読み込み、DATA-BUSを 介して、EEPROM30へ書き込む。このとき、パル ス発生器50からウエイト信号WAITが出力され、い ま読み込まれたデータのEEPROM30への書き込み が終了するまで、プログラムカウンタのインクリメント をウエイトさせる。これにより、データのセットアップ ホールドタイムを満たすことができる。

【0015】EEPROM30への書き込みは、プログラムカウンタの値をEEPROMアドレスとして行われる。プログラムカウンタが最終アドレスFFFFになると、擬似命令発生回路60のANDゲート68の出力信号がHigh となり、第二段のマルチプレクサ64から、HALT命令が出力される。すなわち、図7のタイミングチャートにおいて、HALT命令がオンとなる。HALT命令がオンとなることで、CPUは、EEPROM30へのデータの書き込みを終了する。

【0016】このように、本実施形態によれば、従来のようにマイクロコンピュータ内に設けられたRAMやROM等のファームを利用することなく、擬似的な命令で

インクリメントされるプログラムカウンタおよびウエイト信号を活用することで、ハードウエアのみによりEEPROMの書き換えが可能となった。

【0017】次に、本発明の第二実施形態について説明する。図8に、本発明の第二実施形態に係るEEPROM内蔵マイクロコンピュータの一例の概略回路図を示す。第二実施形態に係るEEPROM内蔵マイクロコンピュータは、前述した第一実施形態に対して、EEPROMに書き込まれたデータの確認を行うベリファイモードを追加したものである。図8において、第二実施形態に係るEEPROM100は、CPU120、EEPROM130、モード切換回路140、パルス発生器150、擬似命令発生回路160およびEEPROM130に書き込まれたデータの確認を行うデータ比較器170を備えている。

【0018】このうちモード切換回路140及びデータ 比較器170以外は、基本的に第一実施形態と同様であ る。モード切換回路140は、ERASEモード、PR OGRAMモード、通常モードの他にVERIFYモー ド発生への切り換えが可能となっている。モード切換回 路140の回路の一例を図9に示す。図9に示すよう に、モード切換回路140は、第一実施形態と同様2つ のラッチ142、144、2つのANDゲート146、 148の他にVERIFY信号を発生させるためのAN Dゲート149を有している。図10に、入力信号A、 Bと、モードとの関係を示す。図10に示すように、A =B=0の場合がVERIFYモードであり、その他の 場合は、図3に示す第一実施形態と同様である。

【0019】第二実施形態は、EEPROM130の書き換えを行う際、まずERASEモードでEEPROM 30130の消去を行い、次にPROGRAMモードでEEPROM130へデータの書き込みを行い、最後にVERIFYモードで、書き込んだデータの確認を行うものである。EEPROM130へのデータの書き込みまでは、第一実施形態と同様である。書き換え後VERIFYモードにすると、やはり擬似命令発生回路160は、NOP命令をCPU120に出力し、プログラムカウンタがインクリメントされる。CPU120は、EEPROM130および外部ROM180に対してリード命令を出し、両方からデータをデータ比較器170へ読み出 40す。

【0020】データ比較器170では、これら両方のデータを比較して、例えば、一致していれば0、合っていなければ1という信号を出力して外部から観測できるようにする。データ比較器170は、とくに限定されるものではなく、例えばその回路は、XOR、やOR等のゲートを用いて簡単に実現することができる通常のコンベア回路でよい。

【0021】以上の実施形態では、いずれもEEPRO M全体を書き換えるものであったが、その一部分のみを 50 6

書き換えることも可能である。その場合には、例えば、 擬似命令の方にジャンプ命令を入れる等により、アドレ スを該当する場所に設定し、そこへNOP命令を入れ て、前と同様にデータを書き込んでいけばよい。

【0022】以上説明したように、本実施形態によれば、擬似的な命令でインクリメントされるプログラムカウンタおよびウエイト信号を活用することで、ハードウエアのみによりEEPROMの書き換えが可能である。また、書き換え後の確認も容易に行うことができる。以上、本発明のEEPROM内蔵マイクロコンピュータについて詳細に説明したが、本発明は、以上の例には限定されず、本発明の要旨を逸脱しない範囲において、各種の改良や変更をおこなってもよいのはもちろんである。

[0023]

【発明の効果】以上説明した通り、本発明によれば、マイクロコンピュータ内に設けられたRAMやROM等のファームを利用することなく、擬似的な命令でインクリメントされるプログラムカウンタおよびウエイト信号を活用することで、ハードウエアのみによりEEPROMの書き換えが可能となった。

【図面の簡単な説明】

【図1】 本発明の第一実施形態に係るEEPROM内 蔵マイクロコンピュータの概略を示す回路図である。

【図2】 図1のモード切換回路の一例を示す概略回路 図である。

【図3】 図1のモード切換回路におけるモード切り換えの状態を示す説明図である。

【図4】 図1のパルス発生器の一例を示す概略回路図である。

30 【図5】 図1の擬似命令発生回路の一例を示す概略回 路図である。

【図 6 】 擬似命令発生回路の動作仕様を示す説明図である。

【図7】 第一実施形態の動作を示すタイミングチャートである。

【図8】 本発明の第二実施形態に係るEEPROM内 蔵マイクロコンピュータの概略を示す回路図である。

【図9】 図8に示すモード切換回路の一例を示す概略 回路図である。

40 【図10】 図8におけるモード切り換え状態を示す説 明図である。

【符号の説明】

10、100 EEPROM内蔵マイクロコンピュータ

20,120 CPU

30,130 EEPROM

40、140 モード切換回路

42、44 ラッチ

46、48 ANDゲート

50、150 パルス発生器

0 52 カウンタ

54 デコーダ

56 SRラッチ

60、160 擬似命令発生回路

7

62 第一段のマルチプレクサ

64 第二段のマルチプレクサ


8

*66 デコーダ 68 ANDゲート

80、180 外部ROM

170 データ比較器

[図1]




[図2]

A G PROGRAM

RESET 44


【図4】



【図3】

A	В	ERASE	PROGRAM	モード
0	1	ו	0	ERASE #- K
1	0	0	1	PROGRAM E-F
0	0	0	0) 通常動作モード
1	1	0	0) = = =

【図5】



【図10】


A	В	ERASE	PROGRAM	VERIFY	モード
0	1	1	0	0	ERASE E- K
1	0	0	1	0	PROGRAM E- K
0	0	0	0	1	VERIFY E-F
1		0	0	0	連常動作モード

【図6】

[図7]

	//	RESET	DATA-BUS	PROGRAM	EEPROM アドレス
		PROGRAM	NOP ★+	1	非最終アドレス
<u> </u>) '	HALT	HALT 命令	1	気終アドレス
	7	7	通常命令	0	Don't Care
X NOP X NOP X NOP X		CPUDATA			-
XFFTDX FFFTEX FFFFFX	<u> </u>	PC			
		RD			
	─── ─ ──── ───────────────────────────	WAIT			

[図8]



【図9】

